邏輯設計【英文班】
Logic Design
學期
110-1
學分
0
學分
當期課號
1026
永久課號
UEE1306
開課單位
電機工程學系
授課教師
趙家佐
校區
光復
類別
必修
上課時間表
| 節 | 週二 | 週五 |
|---|---|---|
3 10:10–11:00 | 邏輯設計【英文班】 ED101（光復） 2 節連堂 | |
4 11:10–12:00 | ||
5 13:20–14:10 | 邏輯設計【英文班】 ED101（光復） |
* 根據陽明交大上課時間表所列
概述
Learn and apply the switching theory to the solution of logic design problems.
先修科目
無
備註
無備註
教學方式
Class website: http://tiger.ee.nctu.edu.tw/Course.php
評分方式
Quiz 30% Mid-term Exam 35% Final Exam 35%
課程大綱
教師未提供此項資料
週次計畫
| 週次 | 主題 |
|---|---|
| 第 1 週 | Unit 0 Introduction Unit 1 Number Systems and Conversion |
| 第 2 週 | Unit 2 Boolean Algebra |
| 第 3 週 | Unit 3 Boolean Algebra (cont'd) |
| 第 4 週 | Unit 4 Applications of Boolean Algebra |
| 第 5 週 | Unit 5 Karnaugh Maps |
| 第 6 週 | Unit 7 Multi-Level Gate Circuits |
| 第 7 週 | Unit 8 Combinational Circuit Design |
| 第 8 週 | Midterm |
| 第 9 週 | Unit 9 Multiplexers Decoders and PLD |
| 第 10 週 | Unit 11 Latches and Flip-Flops |
| 第 11 週 | Unit 12 Registers and Counters |
| 第 12 週 | Unit 13 Analysis of Clocked Sequential Circuits |
| 第 13 週 | Unit 14 Derivation of State Graphs and Tables |
| 第 14 週 | Unit 15 Reduction of State Tables |
| 第 15 週 | Unit 16 Sequential Circuit Design |
| 第 16 週 | Final |
教科書
C. H. Roth, Jr. and L. Kinney, Fundamentals of Logic Design, 6th edition, Cengage, 2010.
Office Hours
- 地點
- Through conference call
- 時間
- 10:00am~12:00am, Wed
- 聯絡方式
- email: mango@faculty.nctu.edu.tw or mango@nycu.edu.tw