8/24 – 9/18

115-1 選課時程

進行中

  • 初選第一階段 6/15 – 6/18
  • 初選第二階段 6/22 – 6/25
  • 校際選修 進行中 8/24 – 9/18
  • 初選第三階段 8/31 – 9/3
  • 開學後加退選 9/7 – 9/21
  • 逾期加退選 9/21 – 9/24
選課資源

加入行事曆

選擇訂閱 Google Calendar,或下載通用的 ICS 檔案。

使用 Google Calendar 時,Google 會收到這份課表的公開連結。

鎖相迴路與頻率合成

Phase locked loop and Frequency Synthesizer

學期
111-1
學分
0 學分
當期課號
535367
永久課號
EECM30117
開課單位
電信工程研究所
授課教師
高曜煌
校區
光復
類別
選修
上課時間表
週一
6
14:20–15:10
鎖相迴路與頻率合成
ED301(光復)
3 節連堂
7
15:30–16:20
8
16:30–17:20

* 根據陽明交大上課時間表所列

概述

1. Introduction ( ref: Wolaver Chap1, Best Chap1) a) Category of PLL b) Applications of PLL in Modern Receivers. 2. PLL Modeling and Dynamics (ref: Wolaver Chap2 and 3, Blanchard chap. 1-3, and Smith Chap9) a) PLL Static and DC Offset b) PLL Type, Order, and Stability c) Transient Analysis d) Steady state error e) Synthesizer Design Example (ref: Motorola AN535) f) Measurement of PLL Parameters(ref: R. Best, chap.7) 3. Phase Noise in PLL (ref. Wolaver Chap. 6, Simth Chap. 10, and Rohde Chap. 2) 4. Frequency Synthesizer and Fractional N Synthesizer Integer N Synthesizer Synthesizer for Communication Sigma-Delta Scheme 5. Oscillators LC Cross-Coupled VCO Meyhods for Quadratic Phase Generator Ring Oscillator Crystal Oscillators 6. Digital Circuits in PLL Phase Detectors(Ref: Wolaver Chap. 4, Razavi Chap. 8) Ex-OR, Two-State, and Three State, Charger Pump Prescaler Programmable Divider

先修科目

教師未提供此項資料

備註

無備註

教學方式

教師未提供此項資料

評分方式

分數 1. 期中考一次 30% 2. 課堂作業 70%

課程大綱

教師未提供此項資料

週次計畫

教師未提供此項資料

教科書

教師未提供此項資料

Office Hours
地點
教師未提供此項資料
時間
教師未提供此項資料
聯絡方式
教師未提供此項資料