邏輯設計
Logic Design
學期
112-1
學分
0
學分
當期課號
515109
永久課號
EEEC10023
開課單位
電機工程學系
授課教師
曾煜輝
校區
光復
類別
必修
上課時間表
| 節 | 週二 | 週五 |
|---|---|---|
3 10:10–11:00 | 邏輯設計 EE220（光復） 2 節連堂 | |
4 11:10–12:00 | ||
5 13:20–14:10 | 邏輯設計 EE220（光復） |
* 根據陽明交大上課時間表所列
概述
學習數位系統基礎觀念以及數位系統設計
先修科目
教師未提供此項資料
備註
無備註
教學方式
教學助教: TBD 教學方法: 投影片+板書
評分方式
期中考試 (13.3%) x3 期末考試 (30%) Homework (加點名)(30.1%)
課程大綱
教師未提供此項資料
週次計畫
| 週次 | 主題 |
|---|---|
| 第 1 週 | Introduction & Boolean Algebra |
| 第 2 週 | Boolean Algebra & Application of BooleanAlgebra |
| 第 3 週 | Karnaugh Maps & Multilevel Gate Circuit |
| 第 4 週 | Multilevel Gate Circuit |
| 第 5 週 | Combination Circuit Design, VHDL Design ,Register and Counters.Midterm Exam(1) |
| 第 6 週 | Multiplexer, Decoderr |
| 第 7 週 | Multiplexer, Decoder,( VHDL Design) Programmable logic devices |
| 第 8 週 | Programmable logic devices Latches and Flip-Flops. (VHDL Design) |
| 第 9 週 | Latches and Flip-Flops.Register and Counters. Midterm Exam(2) |
| 第 10 週 | Register and Counters. Analysis of Clocked Sequential Circuits |
| 第 11 週 | Analysis of Clocked Sequential Circuits. |
| 第 12 週 | Analysis of Clocked Sequential Circuits, |
| 第 13 週 | Derivation of State Graphs and Tables |
| 第 14 週 | Sequential Circuit Design Midterm Exam(3). |
| 第 15 週 | Sequential Circuit Design |
| 第 16 週 | Sequential Circuit Design |
| 第 17 週 | Circuit for Arithmetic Operation |
| 第 18 週 | Final Exam. |
教科書
Jr Charles H. Roth And Larry L. Kinney, Fundamentals of Logic Design, 7/e
Office Hours
- 地點
- 工五館 Room 730
- 時間
- 1630~1800, Monday.
- 聯絡方式
- yuhwaitseng@g2.nctu.edu.tw 03-5712121 ext: 54440