8/24 – 9/18

115-1 選課時程

進行中

  • 初選第一階段 6/15 – 6/18
  • 初選第二階段 6/22 – 6/25
  • 校際選修 進行中 8/24 – 9/18
  • 初選第三階段 8/31 – 9/3
  • 開學後加退選 9/7 – 9/21
  • 逾期加退選 9/21 – 9/24
選課資源

加入行事曆

選擇訂閱 Google Calendar,或下載通用的 ICS 檔案。

使用 Google Calendar 時,Google 會收到這份課表的公開連結。

類比混合訊號電路設計特論

Special topics in analog mixed-signal circuit design

學期
114-1
學分
0 學分
當期課號
539002
永久課號
IIPS30001
開課單位
前瞻半導體研究所
授課教師
許雲翔、蕭振宇
校區
光復
類別
選修
上課時間表
週五
6
14:20–15:10
類比混合訊號電路設計特論
EC122(光復)
3 節連堂
7
15:30–16:20
8
16:30–17:20

* 根據陽明交大上課時間表所列

概述

This course will introduce the fundamentals of various ADC/Wireline architectures. The content will cover the building blocks of ADC/Wireline and their non-idealities in practical circuits. Students will practice the design flow, starting with Matlab modeling, followed by circuit simulation with ideal blocks, and then replacing parts of these blocks with real circuits.

先修科目

Microelectronics, Circuit theories, Introduction to analog integrated circuits

備註

無備註

教學方式

Reference: 1. Behzad Razavi, “Design of Analog CMOS Integrated Circuits,” McGraw-Hill, 2001. 2. Behzad Razavi, “Principles of Data Conversion System Design,” Wiley-IEEE Press, 1994.

評分方式

Midterm exam 15%, Final exam 15%, Homework 40%, Final project 30%

課程大綱

教師未提供此項資料

週次計畫
週次主題
第 1 週Introduction to Course Content and Rating Rules Analog-to-Digital Data Converter (ADC) Overview
第 2 週ADC Performance Indexes and Flash ADC
第 3 週Sampling Theory and SAR ADC
第 4 週Oversampling and Noise Shaping
第 5 週停課
第 6 週國慶日
第 7 週Delta-Sigma Modulator
第 8 週光復節補假
第 9 週Pipelined ADC and Digital Calibration
第 10 週Midterm Examination (ADC)
第 11 週High-Speed Links Overview -SerDes standards and link sequence -Noise and signaling
第 12 週High-Speed Links Circuits and Systems -Receiver circuits: AFE, DFE, adaptive algorithm
第 13 週High-Speed Links Circuits and Systems -Receiver circuits: CDR, De-Multiplexer
第 14 週High-Speed Links Circuits and Systems -Transmitter circuits: Driver, Multiplexer, FIR EQ
第 15 週Phase-Locked Loop (PLL) -Introduction of PLL -Building Blocks in PLL
第 16 週Phase-Locked Loop (PLL) -Phase noise and jitter -PLL Implementation and Simulation
第 17 週Final Examination (High-Speed Links/PLL)
第 18 週Final Project Report (ADC or High-Speed Links/PLL)
第 19 週(If schedule delayed )
第 20 週(If schedule delayed)
教科書

教師未提供此項資料

Office Hours
地點
教師未提供此項資料
時間
教師未提供此項資料
聯絡方式
教師未提供此項資料